龙迅半导体

龙迅半导体公司专注于高速接口芯片组（HDMI、 DP/eDP/eDPx、USB/Type-C、MIPI/LVDS、高速Repeater/Retimer、光收发模块、车载Serdes）和超高清显示芯片组的研发设计，为高清互通互联，高清多媒体显示及处理提供整体解决方案和技术支持。
公司自成立以来，始终坚持以自主创新驱动企业发展，通过产品的高效迭代、技术能力的持续升级构筑全方位的竞争优势，已掌握了多项国内领先或达到世界先进水平的核心技术，先后推出140余款芯片产品服务全球的客户，广泛应用于安防监控、视频会议、车载显示、显示器及商显、AR/VR、PC及周边、5G及AIoT等多元化的终端场景。公司的技术能力与产品性能近年来正持续受到国内外知名客户的认可，已成功进入鸿海科技、视源股份、亿联网络、脸书、宝利通、思科、佳明等国内外知名企业供应链；高通、英特尔、三星、安霸等世界领先的主芯片厂商已将公司产品纳入其部分主芯片应用的参考设计平台中。同时，公司热衷于与合作伙伴的深入交流，对新应用生态进行提前布局，通过自身的创新设计带给客户产品更好的竞争力，携手客户共同成长。
　　未来，公司将坚持深耕于高速混合信号芯片领域，以“为数字世界创新数模混合信号技术”为使命，致力于通过技术创新提供高性能的芯片解决方案，力争成为世界领先的高速混合信号芯片方案提供商。

MIPI扫盲——CSI-2介绍（三）

MIPI CSI-2的Low Level Protocol主要有一下特征： Transport of arbitrary data (Payload independent) 8-bit word sizeSupport for up to four interleaved virtual channels on the same linkSpecial packets for frame start, frame end, line start and line end informationDescriptor for the type, pixel depth and format of the Application Specific Payload data16-bit Checksum Code for...

公司新闻, 常见问题, 技术支持, 新闻中心, 龙迅半导体阅读更多...

MIPI扫盲——CSI-2介绍（二）

在前面的文章中介绍过D-PHY的分层结构图，而基于D-PHY的CSI-2协议主要定义的是Lane Management Layer、Low Level Protocol和像素与字节格式转换（Pixel to Byte和Byte to Pixel）部分。严格来说，可以将像素与字节转换层划分到应用层中去，但是考虑到MIPI CSI-2的应用场合相对固定，很多情况下像素与字节转换层都是由硬件来实现的（以获得更高的效率）。至于Lane Management Layer和Low Level Protocol则是DSI和CSI-2所共有的特性（基本上是一致的），所以也有的MIPI参考资料将这两层放在了D-PHY那部分进行了介绍。 一个简化的CSI-2的接口模型如下图所示： 可以发现，CSI-2无论是Data Lane还是Clock Lane都是非双向的（Unidirectional），同时CSI-2协议还囊括了CCI（Camera Control Interface）协议。不过这也很容易理解，CSI-2定义的是摄像头和图像处理器或者应用处理器之间的接口协议，此时摄像头为Transmitter，而应用处理器为Receiver，只需要进行单向的图像数据传输即可了，而应用处理器可以通过CCI接口来对摄像头进行配置。为什么要用CCI呢？主要是为了保持良好的兼容性，因为CCI已经被行业所认可和接受，并被广泛应用于多家公司的产品中。 那么CCI又是什么鬼呢？你可以这么理解，它就是I2C的一个变种，或者说CCI是I2C协议的一个子集。因此，使用I2C接口就可以直接与CCI接口互联，以实现通信。 需要注意的是，在MIPI CSI-2的协议规范中明确的对摄像头的CCI地址做出了规定，具体如下： 对于那些只支持RAW Bayer输出格式的摄像头，其CCI地址必须为011011xb（x=0,1）；对于其他的摄像头，其CCI地址必须为011110xb。 对于CCI协议的具体内容，这里就不详细介绍了，大家可以去参考I2C协议规范或者CSI-2协议规范的对应章节就可以了。 在前面介绍D-PHY的文章中有提到过，当系统进入LP模式时，Clock Lane上的差分时钟可以设置为关闭，或者继续运行。对于那些在LP模式下（换一种说法就是，在两次HS模式之间），差分时钟信号仍然有效的系统，称之为持续时钟行为（Continuous Clock Behavior）；而对于那些在LP模式下，将差分时钟信号切断的系统，则称之为非持续时钟行为（Non-Continuous Clock Behavior）。 MIPI CSI-2协议支持多种Lane的配置方式，最小仅仅需要一个Clock Lane和一个Data Lane，而最大则支持一个Clock Lane和多大4个Data Lane。其中，4个Data Lane由Clock Lane进行同步传输数据，显然，这需要在传输数据之前对数据进行分配（或者合并），具体如下图所示： 显然CSI-2每个Data Lane的最小传输内容为一个字节。同时，这会带来一个问题（以2个Data Lane）为例，当所传送字节数为偶数时，Lane1和Lane2可以同时结束，当所传送的字节数为奇数时，Lane1和Lane2将不再是同时结束了！具体如下图所示： 对于3个Lane，也有类似的情况： 4个Lane的情况也是类似的，这里就不详细描述了。综上所述，不管是何种情况（Lane的配置方式），每个Lane都同时开始SoT，并开始发送第一个字节，但是每个Lane的结束时间可能会相差一个字节的传输时间。

公司新闻, 常见问题, 新闻中心, 龙迅半导体阅读更多...

MIPI扫盲——CSI-2介绍（一）

CSI旨在为高清摄像头和应用处理器之间提供一个高速的串行接口，举例来说，在目前的智能手机中的摄像头和CPU之间采用的就是CSI协议。目前来说，广泛使用的是其第二个版本CSI-2，最新的版本则是CSI-3。置于CSI-1是否存在，亦或是曾经是否存在暂时无从考证，至少在MIPI的官网是找不到CSI-1的身影了。 CSI-2协议既可以使用与DSI一致的D-PHY物理层协议，也可以使用C-PHY作为物理层协议。而CSI-3则只能使用M-PHY作为物理层协议，也就是说CSI-2和CSI-3之间是不兼容的！具体如下图： 需要注意的是，C-PHY和D-PHY在物理连接上存在多处不同，因此必须保证主机和从机同时使用C-PHY和D-PHY之间的一种作为物理层才能进行有效地通信。具体的差别，参见下图： 差别主要体现在时钟机制上。 显然，采用C-PHY可以获得更高的速率，这也是C-PHY的优势。但是，换一个角度思考，C-PHY只支持CSI-2，而D-PHY同时支持CSI-2和DSI，因此，从设备兼容性，硬件设计成本和灵活性等多个角度来看的话，D-PHY还是具有相当大的优势的。所以目前来说，D-PHY要用的更多一点。 举例来说，Lattice的CrossLink系列器件内部集成了两个D-PHY Harden Core，可以根据实际的需求灵活配置为CSI-2或者DSI，同时也可以使用LUT设计一个Soft Core的D-PHY。从而轻松的完成视频桥接、视频拼接等功能。具体如下： 基于D-PHY v1.1版本的CSI-2不同版本的性能差别如下：

公司新闻, 常见问题, 新闻中心, 行业动态, 龙迅半导体阅读更多...

MIPI扫盲——D-PHY介绍（二）

前面的文章中提到了，MIPI D-PHY协议中规定了两种模式：LP模式和HS模式。其中HS模式只在高速数据传输中使用，而LP模式则同时包含控制模式（Control Mode）、低功耗数据传输模式（LPDT）和极低功耗模式（ULPS）。为了方便描述，D-PHY的协议文档中定义了Lane State的描述方式（标记符号），具体如下图所示： 同时规定了Lane Type的表述方式： 举例来说，对于一个Unidirectional的系统来说，主机模块中的Data Lane至少需要包含HS-TX，LP-TX和CIL-MFXN；从机模块中的Data Lane则至少需要包含HS-RX、LP-RX和CIL-SFXN。对于一个支持反向HS模式通信的Bidirectional系统来说，主机模块中的Data Lane至少需要包含HS-TX、LP-TX、LP-RX、LP-CD和CIL-MFXY；而从机模块中的Data Lane则至少需要包含HS-RX、LP-RX、LP-TX、LP-CD和CIL-SFXY。当然，Bidirectional的通信系统也可以只支持LP的反向传输，而不支持HS的反向传输。 下面详细介绍一下，Control、High-Speed和Escape操作模式的进入和退出方式： HS模式进入：LP11→LP01→LP00→SoT（Start of Transmission）； HS模式退出：EoT（End of Transmission）→LP11； Escape模式进入：LP11→LP10→LP00→LP01→LP00→Entry Code； Escape模式退出：LP10→LP11； TX端反转数据通信方向请求（Turnaround）：LP11→LP10→LP00→LP10→LP00； 随后，等待一段时间后，RX端接管，并切换为TX端发送：LP00→LP10→LP11，切换完成。如下图所示： 其中，Escape模式中的Entry Code有如下几种： 以一次HS传输过程（即HS Data Transmission Burst）为例： 使用示波器观察Data Lane得到的波形图如下所示： 前一篇文章中提到了，在LPDT模式下，Date Lane的时钟可以关闭，换句话说，就是LPDT模式不需要时钟同步，或者说是LPDT是异步传输数据的。下面以一次LPDT传输为例，简要地介绍一下： 从上图中，可以发现，只要Dp和Dn上有有效内容在传输，任意两个数据之间都至少插入了一个Space State（LP00），这就是所谓的Spaced-One-Hot Coding。显然，时钟信号可以从Dp和Dn信号中恢复出来，换一句话来说，此时的数据传输是Self-clocked的。 详细的状态（模式）转移图如下图所示： 其中，HS模式有时也被称为Busrt Mode，Low Power Mode包括Control Mode和Escape Mode。应当注意的是，Burst Mode和Escape Mode之间不可以直接来回切换，必须通过Control Mode进行中转，即： Burst Mode↔Control Mode↔Escape Mode mipi_D-PHY_specification_v1-1下载

器件使用, 新闻中心, 行业动态, 龙迅半导体阅读更多...

MIPI扫盲——D-PHY介绍（一） 

D-PHY种的PHY是物理层（Physical）的意思，那么D是什么意思呢？在MIPI D-PHY的文档中有提到过，D-PHY的最初版本的设计目标是500Mbits/s，而D是罗马数字（拉丁文数字）中500 。同理C和M分别是罗马数字中的100和1000，也就是C-PHY和M-PHY中C和M的意思了。 D-PHY是一种高速、低功耗的源同步物理层，由于采用了高功效设计，因此非常适合功耗大的电池供电设备使用。它里面同时包含了有助于实现高功效的高速模块和低功耗模块。载荷数据（图像数据）使用高速模块，控制和状态信息的发送（在照相机/显示器和应用处理器之间）使用的是低功耗模块（利用低频信号）。它具有在单个数据包脉冲中发送高速和低功耗数据的特殊能力。低功耗模块有助于节省功耗，高速模块则有助于实现高清晰度照片质量数据信号要求的较高带宽。 如下图所示，MIPI信号（HS模式下）相对于传统的TMDS信号、LVDS信号等，具有低电压摆幅，低功耗的优势。 MIPI D-PHY协议定义了两种传输模式：高速模式（High Speed，HS）和低功耗模式（Low Power，LP），两种模式使用不同的传输电平和传输机制。HS模式和LP模式的电平如下图所示： 使用示波器测量获得的HS波形如下图所示： 其中，HS模式下，为差分信号传输，信号电平在100mV~300mV（200mV的压摆）；LP模式下，为单端信号传输，信号电平在0~1.2V（1.2V压摆）。HS模式下，信号传输速度可达80Mbps~1Gbps（v1.0）或80Mbps~1.5Gbps（v1.1），采用源同步的传输方式，由主机（Master）设备向从机（Slave）设备提供DDR时钟。LP模式下，信号传输速度为10Mbps，此时传输通道的差分线（HS模式下的）是两根独立的信号线。无论是HS模式还是LP模式，都采用LSB fisrt，MSB last的传输方式。 【注】为什么要这样设计？我个人的理解是这样的：HS模式下，信号传输速度较快，较低的压摆有利于提升传输速度，同时降低功耗和EMI；那么为什么LP模式下不用HS的传输机制呢？是因为LP模式下，传输的信号速度较慢，较低的压摆不利于系统的稳定（此时可能会有比较严重的过冲，如果采用100mV~300mV的电平的话）。 一个完整的MIPI传输系统结构图如下： 其中PHY Layer为物理层，如D-PHY，Low Level Protocol和Lane Management为中间层，如DSI和CSI，Application为应用层，可由软件或者硬件实现，以DSI系统为例，其中所有的命令需要符合MIPI的DCS（Display Command Set）规范。 D-PHY协议最多支持5个Lane（通道）（一个时钟Lane，4个数据Lane），最少需要两个Lane（一个时钟Lane，一个数据Lane）。 如上图所示，一个通用的Lane中包含LP-TX、LP-RX、HS-TX、HS-RX和LP-CD模块，所有收发模块均共用同一个差分线Dp，Dn（在LP模式下，为两根单独的信号线）。整个Lane通过PPI接口（PHY Protocol Interface）与系统的其他部分连接。 其中，LP-CD模块仅在存在于需要双向通信（Bidirectional）的系统中，对于不需要双向通信（Unidirectional）的系统，如CSI协议，则不需要LP-CD模块。显然，在Unidirectional系统中，主机（一般固定为Transmitter）则不需要RX模块，从机（一般固定为Receiver）则不需要TX模块。在需要双向通信的系统中，如DSI（当然，在特定的系统中，DSI也可以是Unidirectional的），一般只需要一个Data Lane具有双向收发的能力，其他的Data Lane和Clock Lane则可以根据实际需求，去除RX或者TX模块。需要注意的是，即使是在Bidirectional的系统中，Clock Lane也不需要反向传输，即当从机向主机发送数据时（反向传输），此时的时钟仍然是由主机提供（HS模式下，LP模式下则不需要时钟）。 比较有意思的地方是，在LP模式下（包括Control Mode和Escape Mode），采用的是Spaced-One-Hot Coding机制。在该机制下，时钟可以从传输的数据中得以体现，因此不需要传输时钟。此时，用户可以根据实际需求，设置Clock Lane继续运行或者关闭以降低功耗。关于Spaced-One-Hot Coding会在后面的博文中详细介绍。【注】我们常听到的LPDT模式（Low-Power Data Transmission）和ULPS模式（Ultra-Low Power State）都是Escape Mode的一种。 综上所述，也就是说，D-PHY中一共有三种Lane，Unidirectional Clock Lane 、Unidirectional Data Lane以及Bi-directional Data Lane。 需要注意的是，D-PHY的Bidirectional通信是一种半双工的双向通信模式，同时，反向传输的速度只有正向传输的1/4。 MIPI-Physical-Layers-M-PHY-D-PHY-C-PHY下载

公司新闻, 器件使用, 行业动态, 龙迅半导体阅读更多...